Numéro |
Rev. Phys. Appl. (Paris)
Volume 24, Numéro 10, octobre 1989
|
|
---|---|---|
Page(s) | 993 - 1000 | |
DOI | https://doi.org/10.1051/rphysap:019890024010099300 |
DOI: 10.1051/rphysap:019890024010099300
High voltage RESURF LDMOS for smart power integrated circuits
G. Charitat, A. Nezar et P. RosselLaboratoire d'Automatique et d'Analyse des Systèmes du CNRS, 7 avenue du Colonel Roche, 31077 Toulouse, France
Abstract
An in-depth comprehension of the electrical behaviour of a RESURF LDMOS is given. Avalanche breakdowns are evaluated leading to simple design rules based on analytical formulations for a first order analysis, and on bidimensional numerical simulations for a second order analysis. A 2D numerical simulator is used to study the influence of some critical parameters on the breakdown voltage and the on behavior. Such parameters include the epitaxy doping and thickness, the channel-drain distance, the channel junction depth. On state investigation is conducted to evaluate the on-resistance and the current flow of the device and to study the improvement which can be expected from technics such as surface doping or SIPOS deposition. With such design rules the RESURF LDMOS is a good applicant for power switches in smart power IC. To illustrate and validate these design rules medium voltage diodes (350-550 volts) are processed and tested.
Résumé
Une étude détaillée du comportement électrique des transistors LDMOS de type RESURF est donnée. Le claquage par avalanche est évalué à la fois par des règles analytiques simples, pour une approche de premier ordre, et par une analyse numérique bidimensionnelle pour une compréhension plus fine. Un logiciel de simulation numérique travaillant en 2 dimensions, BIDIM2, est utilisé pour évaluer l'influence de certains paramètres critiques (épaisseur et concentration d'epitaxie, distance canal-drain, profondeur de jonction de canal) sur la tension de claquage et la résistance à l'état passant. L'étude à l'état passant du transistor permet de déterminer sa résistance passante ainsi que la répartition du courant pour prévoir les améliorations qui peuvent être apportées par des techniques telles que le surdopage localisé en surface ou l'utilisation de couches semi-résistives (telle que le SIPOS). On extrait ainsi un certain nombre de règles de conception pour les transistors LDMOS RESURF qui confirment que ce composant est aisément utilisable dans les circuits intégrés haute tension. Pour valider ces règles des diodes RESURF de moyenne tension (350-550 V) sont réalisées et testées.
2560R - Insulated gate field effect transistors.
2570F - Other MOS integrated circuits.
1210 - Power electronics, supply and supervisory circuits.
2560B - Semiconductor device modelling and equivalent circuits.
Key words
insulated gate field effect transistors -- power integrated circuits -- power transistors -- semiconductor device models -- high voltage -- avalanche breakdowns -- two dimensional numerical simulator -- RESURF LDMOS -- smart power integrated circuits -- design -- analytical formulations -- bidimensional numerical simulations -- epitaxy doping -- surface doping -- SIPOS -- power switches -- medium voltage diodes -- 350 to 550 V