Rev. Phys. Appl. (Paris) 16, 509-515 (1981)
DOI: 10.1051/rphysap:01981001609050900

Limitation fondamentale dans les transistors MOS de puissance ; le compromis entre la résistance à l'état passant RON et la tension de claquage VDBR

P. Rossel, H. Tranduc, M. Gamboa et T. Phan Pham

Laboratoire d'Automatique et d'Analyse des Systèmes, 7, avenue du Colonel-Roche, 31400 Toulouse, France

Abstract
The theoretical limitations of the product - ON Resistance-Breakdown voltage - are determined for the power MOST family. In the low voltage case (VDBR < 200 V) this product is proportionnal to the channel length and to the distance between the elementary source cells. It is independent of the breakdown voltage value. In the high voltage case, this product is proportionnal to V-2.5DBR and is not affected by the geometry of the device. The state of the art for D. and V. MOS, is one third of the theoretical limits.

Résumé
On définit les limites théoriques des variations du produit résistance ON-surface en fonction de la tension de claquage VDBR dans les transistors MOS de puissance : Pour les basses tensions (VDBR < 200 V), ce produit [RON.S] est essentiellement imposé par le produit de la longueur de canal par la distance séparant les cellules élémentaires de diffusion de source et il ne dépend pas de la tension de claquage. En régime de hautes tensions (VDBR > 200 V) ce produit suit un mode d'évolution proportionnel à V-2,5DBR et ne dépend pas de la géométrie. Il apparaît enfin que les performances actuelles des structures D. MOS ou V. MOS sont inférieures d'un facteur voisin de 3 aux limites théoriques.

PACS
2560B - Semiconductor device modelling and equivalent circuits.
2560R - Insulated gate field effect transistors.

Key words
insulated gate field effect transistors -- power transistors -- semiconductor device models -- ON resistance -- VMOS -- DMOS -- theoretical limitations -- MOS power transistors -- breakdown voltage -- channel length