Numéro
Rev. Phys. Appl. (Paris)
Volume 17, Numéro 2, février 1982
Page(s) 65 - 74
DOI https://doi.org/10.1051/rphysap:0198200170206500
Rev. Phys. Appl. (Paris) 17, 65-74 (1982)
DOI: 10.1051/rphysap:0198200170206500

Le transistor M.O.S. de puissance en régime de saturation : la résistance de saturation et les effets de faible multiplication

M. Gamboa, P. Rossel, H. Tranduc et T. Phan Pham

Laboratoire d'Automatique et d'Analyse des Systèmes, Centre National de la Recherche Scientifique, 7, avenue du Colonel-Roche, 31400 Toulouse, France


Abstract
In this paper, the properties of the power M.O.S.T. output resistance are analysed. Two mechanisms have been taken into account : the channel shortening effect and the weak carrier avalanche multiplication. It is shown that the short-channel effect can be neglected and that the output resistance values depend essentially on the drain doping level while, in normal M.O.S. transistor, the major contribution is due to the substrate doping level. A theoretical formulation for the resistance is proposed ; the model is based on the channel length reduction concept and on the evaluation of the ionization integral. As a consequence, the electron ionization rate is experimentally determined for the low electric field values.


Résumé
Dans cet article, on se propose d'analyser expérimentalement et théoriquement les propriétés de la résistance de sortie des transistors M.O.S. de puissance. Deux phénomènes régissent le comportement de cette résistance : l'effet de raccourcissement de canal et le mécanisme de multiplication des porteurs par avalanche. Les propriétés expérimentales sont qualitativement les mêmes que celles observées dans le cas des transistors M.O.S. classiques mais les ordres de grandeur sont très différents. On montre que, dans le transistor M.O.S. de puissance, les effets dits de canal court ne se manifestent pas et que le paramètre de premier ordre imposant la valeur de la résistance de sortie est le dopage du drain. Une formulation analytique est proposée pour cette résistance ; elle est basée sur un modèle électrostatique à partition et sur le calcul de l'intégrale d'ionisation. En tant que conséquence, on détermine les valeurs du coefficient d'ionisation α(E) à faible champ électrique.

PACS
2560B - Semiconductor device modelling and equivalent circuits.
2560R - Insulated gate field effect transistors.

Key words
insulated gate field effect transistors -- power transistors -- semiconductor device models -- MOS power transistor -- saturation regime -- resistance -- channel shortening effect -- weak carrier avalanche multiplication -- drain doping level -- model -- ionization integral