Rev. Phys. Appl. (Paris) 19, 859-878 (1984)
DOI: 10.1051/rphysap:019840019010085900

Premier et second claquages dans les transistors M.O.S.

H. Tranduc, P. Rossel et J.L. Sanchez

Laboratoire d'Automatique et d'Analyse des Systèmes, Centre National de la Recherche Scientifique, 7, avenue du Colonel Roche, 31077 Toulouse Cedex, France

Abstract
This paper describes the mechanisms inducing the 2nd breakdown in M.O.S. transistors, Le. when the device is operating in the avalanche mode, a negative resistance is observed, reducing the drain sustaining voltage. For the N channel devices, it is shown that the snap-back phenomenon is essentially associated to the « substrate bias effect » of the MOS'T : i.e. the excess hole substrate current generated by drain current impact ionization causes a voltage drop accross the substrate and decreases the threshold gate voltage, inducing the drain current increase although the substrate « internal bias » is insufficient to turn on the source junction; that positive feedback leads to the negative resistance effect It is also shown that subthreshold currents may be involved in. The S.O.A. limits associated with are determined from an analytical analysis : in the snap-back locus, the drain voltage varies respectively as I -1/8D and I-1/4D. At high current levels, the carrier injection by the source junction sets an another I -1/4D limit A first order numerical analysis allows to explain the various experimental behaviours observed, specially the sustaining drain voltage lowering associated with the excess carriers charge in the pinched channel region. Finally, the effects on the multi-cell power MOS'T failures, are discussed.

Résumé
Cet article décrit les mécanismes qui sont à l'origine du phénomène de Second Claquage dans le transistor M.O.S., à savoir l'apparition d'une caractéristique à résistance négative en régime d'avalanche. Dans le cas des transistors à canal N, on montre que le lieu critique de basculement est lié, à bas niveau de courant, à l'« effet substrat » du T. MOS : la modulation du courant de drain est due à la polarisation interne du substrat auto-générée par le courant de porteurs majoritaires créés par ionisation par choc dans la zone pincée du canal de conduction. Le lieu critique qui en résulte, suit une loi en I- D1/8 dans le plan des caractéristiques de sortie. A plus fort niveau de courant, la possibilité de mise en conduction du transistor bipolaire latéral est prise en compte; elle se traduit par un lieu critique en I-D 1/4. Cette étude est complétée par l'évaluation de l'influence des courants « sous le seuil ». La résolution numérique du système d'équations mises en jeu, permet de rendre compte des différents cas de figures rencontrés dans la pratique; en particulier, l'effet pénalisant de la charge des porteurs injectés au drain, sur la valeur de la tension de maintien après basculement en second claquage, a pu être mis en évidence. Pour terminer, le comportement des structures multi-cellulaires de puissance en régime d'avalanche, est analysé sur la base des mécanismes proposés.

PACS
7220H - High field transport and nonlinear effects semiconductors/insulators.
7340Q - Electrical properties of metal insulator semiconductor structures.
1220 - Amplifiers.
2560S - Other field effect devices.
2810D - Dielectric breakdown and discharges.

Key words
electric breakdown of solids -- field effect transistors -- metal insulator semiconductor devices -- first breakdown -- second breakdown limitations -- MOS transistors -- avalanche mode -- negative resistance -- drain sustaining voltage -- N channel devices -- snap back phenomenon -- substrate bias effect -- excess hole substrate current -- drain current impact ionization -- voltage drop -- threshold gate voltage -- positive feedback -- snap back locus -- carrier injection