Rev. Phys. Appl. (Paris) 19, 921-926 (1984)
DOI: 10.1051/rphysap:019840019011092100

Simulation d'un transistor MOS silicium-sur-isolant à désertion profonde avec contrôle du potentiel arrière

F. Balestra et J. Brini

Laboratoire de Physique des Composants à Semiconducteurs ENSERG, 23 Av. des Martyrs, 38031 Grenoble Cedex, France

Abstract
We consider SOI MOSFET structures of N and P type controlled by two gates. In the case of a lightly doped thin film silicon, the two interfaces of MOS transistor are strongly coupled. In order to study the action of the interface parameters on the threshold voltages, we carried out a numerical integration of Poisson's equation. We obtain the potential profile and the corresponding electron and hole densities, as a function of the applied front (V g1) and back (Vg2) gate voltages. We also deduce the Id(Vg1, Vg2) characteristics in the case of low drain voltage. The simulated Id( Vg2) characteristics are compared with the Id( Vg2) characteristics obtained with CMOS/SOS transistors. The sapphire of these devices has been locally thinned down to control the back surface potential by using a back gate. This comparison gives us direct measures of the fast state density and the fixed charge at the back interface.

Résumé
Nous considérons les structures MOSFET/SSI (silicium-sur-isolant) de types N et P contrôlées par deux grilles. Dans le cas d'une couche mince de silicium peu dopé, les deux interfaces du transistor MOS sont fortement couplées. Pour étudier l'action des paramètres d'interface sur les tensions de seuil, nous avons réalisé une intégration numérique de l'équation de Poisson. Nous obtenons le profil de potentiel et les densités d'électrons et de trous correspondantes en fonction des tensions de grilles avant (Vg1) et arrière (Vg2) appliquées. Nous déduisons aussi les caractéristiques Id(V g1, Vg2) à faible tension de drain. Les caractéristiques Id(Vg2) simulées sont comparées aux caractéristiques Id(Vg2) obtenues avec des transistors CMOS/SOS. Le saphir de ces dispositifs a été localement aminci pour contrôler le potentiel de surface arrière à l'aide d'une grille arrière. Cette comparaison nous fournit des mesures directes de la densité d'états rapides et de la charge fixe à l'interface arrière.

PACS
7155F - Impurity and defect levels in tetrahedrally bonded nonmetals.
7220J - Charge carriers: generation, recombination, lifetime, and trapping semiconductors/insulators.
7280C - Electrical conductivity of elemental semiconductors.
7340Q - Electrical properties of metal insulator semiconductor structures.
7360F - Electronic properties of semiconductor thin films.
2560R - Insulated gate field effect transistors.

Key words
carrier density -- deep levels -- elemental semiconductors -- insulated gate field effect transistors -- semiconductor thin films -- silicon -- Si -- electron densities -- SOI MOSFET structures -- lightly doped thin film silicon -- interfaces -- strongly coupled -- potential profile -- hole densities -- fast state density -- fixed charge -- back interface