Rev. Phys. Appl. (Paris) 19, 933-939 (1984)
DOI: 10.1051/rphysap:019840019011093300

Vieillissement des transistors MOS submicroniques après contrainte électrique

S. Cristoloveanu¹, B. Cabon-Till¹, K.N. Kang¹, P. Gentil¹ et J. Gautier<sup>2

1</sup>  Institut National Polytechnique, Laboratoire de Physique des Composants à Semiconducteurs , ENSERG, 23, rue des Martyrs, 38031 Grenoble Cedex, France
²  Laboratoire d'Electronique et de Technologie de l'Informatique, IRDI-Commissariat à l'Energie Atomique, LETI-CENG, 85X, 38041 Grenoble Cedex, France

Abstract
The properties of a new génération of MOS transistors have been investigated in respect of their very small channel lengths, varying from 3 μm down to 0.3 μm. In particular we analysed their dégradation during electrical stress, the main paramèters of which were the bias intensity, the duration and the temperature. The static characteristics in weak and strong inversion as well as the threshold voltage have been systematically measured after différent ageing steps. The total series resistance of drain and source (40 Q) is found directly by exploiting zero-long devices. It is shown that the degradation of these MOSFET is accentuated if the applied gate voltage exceeds the drain voltage. For Leff < 0.7 μm, MOS transistors exhibit prominent « short channel » behaviour and are subject to more significant ageing than for Leff > 1 μm; even for bias voltages as low as 3 V the shift of characteristics is not totally suppressed. The observation that the drain current reduction, after stress, is greater when source and drain are inverted, suggests that the ageing originates mainly from an inhomogeneous build-up of interface states and negative charge in the oxide.

Résumé
Les propriétés d'une nouvelle génération de transistors MOS ont été analysées en fonction de leurs très faibles longueurs de canal qui varient entre 3 μm et 0,3 μm. L'accent a été mis sur l'étude de leur vieillissement après contrainte électrique variable en intensité, en durée et en température. Nos mesures portent sur les caractéristiques statiques en inversion forte et faible et sur la tension de seuil. La résistance série totale du drain et de la source (40 Ω) est déterminée directement à partir des dispositifs de longueur zéro. Nous montrons que ces MOSFET vieillissent plus fortement lorsque la tension de grille excède la tension de drain. Les caractéristiques des MOSFET très courts (Leff < 0,7 μm) présentent un effet prononcé de canal court et se dégradent plus rapidement que pour Leff > 1 μm; la dérive des caractéristiques n'est pas supprimée même pour des faibles tensions de polarisation (3 V). L'observation d'une plus forte réduction du courant en échangeant source et drain, consolide l'hypothèse d'un vieillissement dû à la création inhomogène d'états d'interface et de charges négatives dans l'oxyde.

PACS
2560R - Insulated gate field effect transistors.

Key words
ageing -- insulated gate field effect transistors -- weak inversion -- submicron MOS transistors -- electrical stress -- very small channel lengths -- bias intensity -- duration -- temperature -- static characteristics -- strong inversion -- threshold voltage -- total series resistance -- drain voltage